### ⑩ 日本国特許庁(JP)

① 特許出願公開

# ◎ 公開特許公報(A) 平4-127521

®Int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成4年(1992)4月28日

H 01 L 21/208 H 01 S 3/18 Z 7353-4M 9170-4M

審査請求 未請求 請求項の数 7 (全6頁)

会発明の名称 半導体基板の製造方法

②特 頭 平2-247475

**20**出 **類** 平2(1990)9月19日

⑫発 明 者 加 藤 清 子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者古谷 章 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩出 願 人 富士 通株式会社 神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 青木 朗 外4名

#### 明知谷

### 1. 発明の名称

半導体基板の製造方法

#### 2. 特許請求の範囲

- 1. 半導体基板上に、該半導体基板を露出する 開口部を有するマスクを形成し、該露出した半導体基板を種結晶として前記半導体基板の格子定数 と異なる格子定数を有する化合物半導体結晶を液 相成長し、その横方向成長によって該マスク上に も当該化合物半導体結晶を形成することを特徴と する半導体基板の製造方法。
- 2. 前記化合物半導体結晶上に、更に前記開口部からずれた位置に該化合物半導体結晶表面を露出する第2の開口部を設けた第2のマスクを形成し、前記露出した半導体結晶を種結晶として第2の化合物半導体結晶を形成することを特徴とする請求項1記載の方法。
- 3. 前記半導体基板上にグレーデッド層を形成 した後、前記開口部を有するマスクを形成するこ とを特徴とする請求項1又は2 記載の方法。

- 4. 前記開口部はライン状であることを特徴とする請求項1又は2記載の方法。
- 5. 基板表面が(100) 面であり、前記ライン状のマスクが<110>方向に形成されることを特徴とする請求項4記載の方法。
- 6. 前記ライン状の開口部に図出した半導体基板の結晶方向と短位線の方向を一致させることを 特徴とする請求項4記載の方法。
- 7. 前記マスクが窒化アルミニウムであること を特徴とする請求項1又は2記数の方法。
- 3. 発明の詳細な説明

#### [概 要]

半導体基板の製造方法及びその基板を用いた半 導体装置に係り、特に、光半導体デバイス、高速 半導体デバイス等に用いる結晶を成長させるため の基板材料の結晶成長方法及びその結晶を利用し た半導体装置に関し、

半期体素子を作製するため、あらゆる化合物半 事体の格子定数に対応可能な低い格子欠陥密度の 半期体基板を製造する方法を提供すること及び上 記良好な半導体基板を用いた半導体装置を提供することを目的とし、

半導体基板上に、該半導体基板を露出する開口 部を有するマスクを形成し、該露出した半導体基 板を種結晶として前記半導体基板の格子定数と異 なる格子定数を有する化合物半導体結晶を被相成 長し、その横方向成長によって該マスク上にも該 化合物半導体結晶を形成することを構成とする。

#### 〔産業上の利用分野〕

本発明は半導体基板の製造方法に係り、特に、 光半導体デバイス、高速半導体デバイス等に用い る結晶を成長させるための基板材料の結晶成長方 法に関するものである。

### 〔従来の技術〕

混晶半導体の適応範囲を広げるため格子定数を 自由に制御した基板材料の開発が要求されている。 このため、作製する結晶の格子定数が InP・GaAs 等の 2 元化合物半導体またはSiの格子定数と異な

て、0.98m構の半導体レーザへの要求が高い。半 導体レーザ実現のためには、該波長の光子と等し いバンドギャップを有する直接選移型活性層と、 該活性層に対し、伝導帯、価電子帯とも少な層とも も150meV以上バンド不連続があるクラッド層がが 要である。しかしこのような系は、現在多の形 られている2元半導体基板に格子整合する系では 得られず、GaAsの組成に近い、InGaAsに格子整合 する系において最も効果的に得られることがわか る。

本発明は、半導体素子を作製するため、あらゆる化合物半導体の格子定数に対応可能な低い格子 欠陥密度の半導体基板を製造する方法を提供する ことを目的とする。

更に又本発明は上記良好な半導体基板を用いた 半導体装置を提供することを目的とする。

#### 〔課題を解決するための手段〕

上記課題は、本発明によれば

半導体基板上に、核半導体基板を露出する開口

る場合核半切体上に、歪超格子層またはグレーデッド層を成長することによって、格子定数を制御 し、あらゆる格子定数を持つ基板を提供している。

#### [発明が解決しようとする課題]

しかし、このようにして作製した基板の結晶表面には多数の格子欠陥が存在しており、この基板上に成長した結晶中には、貫通転位など多くの格子欠陥を生じた。

またこのようにして基板上に形成された多くの 格子欠陥を有する結晶を用いて作製した半導体素 子は、高速半導体デバイスや、光半導体デバイス などとして利用出来る良好な素子特性を得ること ができないという問題を生じていた。

もしも基板とは格子定数が異なった良質、広面 和な半導体層を新たな導体基板とみなすことが可能となればローV族化合物半導体において重要な 意義を有する。例えば、InGaAlAs 系の材料による 半導体レーザを例に取ってこのことを説明する。 現在Br<sup>2+</sup>ドープ光ファイバアンプ用励起光源とし

部を有する形成したマスクを形成し、該露出した 半事体基板を種結晶として前記半事体基板の格子 定数と異なる格子定数を有する化合物半事体結晶 を液相成長し、その横方向成長によって形成する ことを特徴とする半事体基板の製造方法によって 解決される。

本発明では上記方法において前記開口部からずれた位置に化合物半事体結晶上に、更に核化合物 半導体結晶表面を露出する第2の開口部を設けた 第2のマスクを形成し、前記露出した半導体結晶 を種結晶として第2の化合物半導体結晶を形成し てもよい。

本発明では半導体基板上にグレーデッド層を形成した後、前記開口部を有するマスクを形成することもできる。

格子不整合の成長において、格子不整によるエピタキシャル層中の歪エネルギーによりエピタキシャル層中に転位等の格子欠陥が発生する。この 転位は(111) 面上では、<110 > 方向に並ぶ60° 転位である。この転位が結晶表面に欠陥を発生さ せる原因となっている。この欠陥を減少させるため、SiOz腹を付着させラインシードを形成した基板を使用することにより、結晶が基板による拘束を受ける面積を低下させることが可能である。をでいる。なけるの方向とラインシードの方向を一致させることにより、ラインシード内で発生したまないできる。というないできる。

例えば、GaAs基板上に通常成長したIno.osGaAs 層では6×10° cm-2の転位密度が、3mのライン シードから成長した横方向成長層では1×10° cm-2 に低下する。更に幅3mの<110>方向のライン シードから成長した横方向成長層では1×10° cm-2 になる。このため更に本発明ではライン状の溝に 露出した半導体基板の結晶方向と転位線の方向を 一致させるのが好ましい。

また上記課題は本発明によれば 半導体基板上にライン状の溝を有するマスクと、

触することによって生じる欠陥を、マスクの孔部 のみに押さえることが出来、更にマスクの孔部を 欠陥のない結晶表面に位置させ、横方向成長を繰 り返すことによって、格子定数を自由に制御した 欠陥密度の低い半導体結晶基板の製造が可能にな る。

また本発明ではマスクの孔部のライン方向と転位線の方向を一致させた場合横方向成長層の欠陥 密度が低下せしめられる。

#### 〔実施例〕

以下本発明の実施例を図面にもとづいて説明する。

第1図及び第2図は、本発明に係る半導体基板 の第1の実施例を示す模式断面図である。

GaAs 基板 1 上に厚さ 200 nm のSi 0 2 膜 2 を C V D 法により付着させ、このSi 0 2 膜にフォトリングラフィー技術により幅 2 mm のストライプ状の孔 4 を例えば 200 mm 間隔で複数形成する。得られた基板上に固体組成1 no.12 Gao. mp As に対応して 800 でで

版マスク上に該溝を介して前記半導体基板を種結 晶として形成された半導体層を有することを特徴 とする半導体装置によって解決される。

前記半導体層の格子定数が前記半導体基板の格子定数と異ならしめることが可能であり、

また用いられるマスク材としては、スパッタによる数百nmの概密な薄膜形成及び酸による微細なエッチングが容易であり上記基板上に形成される素子の発熱の、基板側への放散の妨げにならないような良好な熱伝導率(熱伝導率が大)を有する点から筆化アルミニウム(A&N)を用いることが好ましい。

#### 〔作 用〕

横方向成長によって形成された結晶において、 格子欠陥は、マスクの孔部において基板と接して いる部分に基板から伝えられる貫通転移と、格子 定数の違いによる格子欠陥が存在するが本発明に よれば、半事体素子を製造するための基板表面を 横方向成長によって成長するようにし、基板と接

飽和している(In-Ga-As)溶液から1セの過冷 却度をつけて30分間成長を行い、厚さ10mのInGaAs 層3を形成した。

第1図の構造を多層化する場合は、以下の様な 工程が施される。

した。

第3図は本発明に係る半導体基板の第2の実施 例を示す模式断面図である。

第3図に示すように、GaAs基板1上にVPE (気相エピタキシャル) 法によって組成をGaAsからInc. izGao. eeAsへ徐々にすらしたグレーデッド 層 4 を形成し、その上にマスク材として厚さ 200 nmのSiOz膜2cをCVD法により付着させる。このSiOz膜に上記第1の実施例と同様に幅約2mのストライブ状の孔4cを複数形成してラインシードを点在させる。この上に、固相組成

Ino. 12Gao. \*\*Asに対応し 860度で飽和している (In-Ga-As) 溶液から、1 度の過冷却度をつけて、0.2 度/分の冷却速度で30分間結晶成長を行ない厚さ10mのInGaAs層3 c を形成した。更に、厚さ 200nmのSiO2 膜2 dをC V D 法により付辞させ孔4 dを形成後、同様に30分間結晶成長を行ないInGaAs層3 dを形成した。孔4 d は孔4 c からずらして形成した。

第4図(a)及び(b)は本発明に係る半導体

に30分間結晶成長を行ない厚さ10mのInGaAs層 3 f を形成した。

第5図は本発明に係る半導体装置 (発光案子) の第1の実施例を示す模式断面図である。

上記第4図で示した第4の実施例で得られた結晶成長基板を用い第5図に示した半導体発光素子を作製した。すなわちInGaAs層(Ino. 12Gao. osAs)3 f上に Inc. sGao. rP層10、Inc. 12Gao. asAs層11、Ino. sGao. rP層12、Au—Ge電極21、Au—Zn電極22からなる発光素子を形成した。良好な結晶上への素子形成を実現するため、素子はシードとなる滑上の外の所に形成されている。

第6図は本発明に係る半導体装置の第5の実施 例を示す模式断面図である。

第6図(a)に示すように n - GaAs(111) B 基板 1 b 上に AIN 限7を反応性スパッタ法により2000 Aの厚さに堆積させる。その後 AIN 限7上にホトレジスト 8 を設けホトリソグラフィー技術により 幅10 m のストライブ状孔 4 g (窓)をリン酸を用いたエッチングにより形成した後、ホトレジスト

基板の第3の実施例を示す模式断面図及び

第4図に示すようにGaAs(111)B基板1上にマスク材として厚さ 200nmのSiO<sub>2</sub> 限2 eをCVD法により付着させる。

このSiOa 腺2eにホトリソグラフィー技術によ り幅約3mの<110>方向の孔4e(ラインシー ド露出部)を点在させる。この上に、固相組成 Ino.osGao.osASに対応し 800度で飽和している (In-Ga-As) 溶液から、1度の過冷却度をつけ て、0.2度/分の冷却速度で30分間結晶成長を行 ない厚さ10mのInGaAs層3eを形成した。この結 果、GaAs基板上に直接成長したIno.osGao.ssAs層 では6×10°cm-2程度であった格子欠陥密度が、 <110>方向のラインシードから形成した横方向 成長層では、 10°cm-2程度に低下した。 更に 200 nmのSiOz 腕2dをCVD法により付着させこの SiOz 膜2dにホトリソグラフィー技術によって唱 3mの<110>方向のラインシードを点在させる。 この上に、固相組成1no. 12Gao. aaAsに対応し 800 度で値和している (In-Ga-As) 溶液から、同様

8 を除去する (第 6 図 (b), (C), (d))。次に厚さ5 mのn - inGaAs 層13、そして厚さ2 mのn - GaAlinAs 層14、厚さ0.1 mのinGaAs 層15、厚さ1 mのp - GaAlinAs 層16、厚さ0.2 mのp - inGaAs 層17をLPE法 ((横方向成長) 法)でそれぞれ形成する (第 6 図 (e), (f))。

次に第6図(g)に示すようにストライプ窓マスクとしてのSiO₂限18を形成しAu/2n/Au p電極19を形成し、n-InGaAs層13が露出するまでエッチングした後、第6図(f)に示すようにAu/AuGe n 電極20を形成しその後チップに劈開することによりメタルストライプレーザを製造した。本実施例ではAlNの採用による無施例ではある。ないレーザが実現できる。なり、ないとのではいて説明したがその他の発熱による無値のないとのではいて説明したがその他の発熱による中ではいて説明したがその他の発熱による中である。といるといる。

## 特開平4-127521(5)

#### [発明の効果]

以上説明したように、本発明によれば格子定数 を自由に制御した結晶を、格子欠陥を導入するこ となく作製することができ、光半導体デバイス、 高速半導体デバイスなどに用いる結晶を成長させ るための結晶性の良い基板材料を提供することが 可能になるという効果を奏し、光半導体デバイス、 高速半導体デバイスなどに用いる混晶半導体の適 応範囲を拡大することが出来、新しい半導体素子 の開発に寄与するところが大きい。

### 4. 図面の簡単な説明

第1図は及び第2図は、本発明に係る半導体基 板の第1の実施例を示す模式断面図であり

第3図は本発明に係る半導体基板の第2の実施 例を示す模式断面図であり

第4図は本発明に係る半導体基板の第3の実施 例を示す模式断面図であり

第5図は本発明に係る半導体装置 (発光素子) の第1の実施例を示す模式断面図であり

第6図は本発明に係る半導体装置の第2の実施

例を示す模式断面図である。

1 ··· GaAs

la…GaAs(111) 基板、

1 b ··· n - GaAs (111) B 基 板 、

2 a · 2 b · 2 c · 2 d · 2 e · 2 f ···SiO, 膜、

3 a · 3 b · 3 c · 3 d · 3 e · 3 f ··· InGaAs 曆、

4a.4b.4c.4d.4e,4f...A.

5…グレーデッド層、

7 ··· AIN 膜、

8…ホトレジスト、

13… n — InGaAs 層、 14… n — GaAllnAs 層、

15…InGaAs 潤、

16…p-GaAlinAs層、

17…InGaAs層、


18…SiO2膜、

19…Au/2n/Au n 質核、

20 ··· Au/AuGe n 電橋、

21···Au-Sn層、

22 ··· Au — 2n 曆。



# 第1図


1 ···GaAs基板

2 ···SiOz膜


3 ··· InGaAs層

4 …孔

336



第 2 図



第3図

I …GaAn益板

40 . 4b . 4c .. TL

2a . 2b . 2c ... \$10. [3]

5 …グレーデッド灯

3a , 3b , 3c…laGaA≥∏

# 特別平4-127521(6)

